【章名目录】

基础篇：基本概念与基本设计技能
第1章 Verilog HDL概述
第2章 Verilog HDL基础
第3章 数字电路与Verilog HDL建模
第4章 门级建模
第5章 时序电路单元调用
第6章 数据流建模
第7章 RTL级建模
第8章 行为级建模
第9章 仿真验证
第10章 任务与函数
第11章 双向信号
第12章 AI辅助设计数字电路

高级篇：时序与设计实践
第13章 延时与时序
第14章 开关级建模
第15章 用户自定义原语
第16章 工艺库单元
第17章 设计实践
第18章 AI辅助设计复杂数字电路
【详细目录】
目　录
基础篇：基本概念与基本设计技能
第1章　Verilog HDL概述
1.1　Verilog HDL简介　1
1.2　数字逻辑电路　2
1.2.1　基本数字逻辑器件　2
1.2.2　数字电路的Verilog HDL描述　3
1.3　采用Verilog HDL设计数字电路的优势　4
1.3.1　电路输入法　4
1.3.2　代码规范与可读性　4
1.3.3　IP核　6
1.3.4　设计输入法的比较　6
1.4　采用硬件描述语言的设计流程　7
1.4.1　设计方法学　7
1.4.2　设计流程　8
1.5　硬件描述语言的发展趋势　9
思考题　10
第2章　Verilog HDL基础
2.1　词法约定　11
2.1.1　空白符　11
2.1.2　注释　11
2.1.3　数字　11
2.1.4　操作符　12
2.1.5　字符串　13
2.1.6　关键字和标识符　13
2.1.7　转义标识符　13
2.2　数据类型　14
2.2.1　逻辑值的种类　14
2.2.2　wire　15
2.2.3　reg　15
2.2.4　向量　15
2.2.5　memory　16
2.2.6　参数　17
2.2.7　整数、实数和时间　17
2.3　系统函数和任务　18
2.3.1　$display　18
2.3.2　$monitor　19
2.3.3　$time　20
2.3.4　$finish　20
2.3.5　$stop　20
2.3.6　$readmemb和$readmemh　21
2.3.7　显示电路层次　22
2.3.8　仿真波形存储　22
2.4　编译预处理　23
2.4.1　'define　23
2.4.2　'include　23
2.4.3　'timescale　24
2.5　条件编译和执行　25
2.5.1　条件编译　26
2.5.2　条件执行　26
思考题 　27
第3章　数字电路与Verilog HDL建模
3.1　电路模块　28
3.2　电路模块分层　30
3.3　Verilog HDL模块　31
3.4　Verilog HDL模块与电路模块的对应关系　31
3.5　电路功能测试及其Verilog HDL描述　32
3.6　Verilog HDL模块名和模块端口　34
3.6.1　Verilog HDL模块端口列表　35
3.6.2　Verilog HDL模块端口声明　35
3.6.3　Verilog HDL模块端口连接　36
3.6.4　Verilog HDL模块端口连接方式　36
3.6.5　Verilog HDL层次化命名　37
思考题　37
第4章　门级建模
4.1　门电路的调用建模　38
4.1.1　反相器　38
4.1.2　三态门　39
4.1.3　与门　40
4.1.4　或门　42
4.1.5　异或门　43
4.2　组合逻辑电路门级建模　44
4.2.1　四位加法器门级建模　44
4.2.2　二选一电路门级建模　45
4.2.3　多位二选一电路门级建模　46
4.2.4　四选一电路门级建模　47
4.2.5　四位比较器门级建模　50
4.2.6　译码器门级建模　51
4.3　生成块　52
4.3.1　循环生成语句　53
4.3.2　条件生成语句　54
4.3.3　case生成语句　54
思考题　55
第5章　时序电路单元调用
5.1　时序电路单元的类型　56
5.1.1　D触发器　56
5.1.2　锁存器　58
5.1.3　RAM　59
5.1.4　ROM模块　61
5.2　时序电路单元调用建模　62
5.2.1　2的整数次幂计数器建模　62
5.2.2　非2的整数次幂计数器建模　64
思考题　66
第6章　数据流建模
6.1　数据流建模元素　67
6.1.1　表达式　67
6.1.2　操作符　67
6.1.3　操作数　67
6.2　操作符分类　68
6.2.1　算术操作符　69
6.2.2　按位操作符　69
6.2.3　逻辑操作符　71
6.2.4　关系操作符　71
6.2.5　等价操作符　71
6.2.6　移位操作符　72
6.2.7　位拼接操作符　72
6.2.8　重复操作符　73
6.2.9　缩减操作符　73
6.2.10　条件操作符　73
6.2.11　操作符的优先级　73
6.3　assign语句　74
6.3.1　隐式连续赋值　74
6.3.2　隐式线网声明　74
6.3.3　assign语句应用　74
6.4　always语句　77
6.4.1　or事件控制　77
6.4.2　if_else语句　80
6.4.3　case语句　82
思考题　84
第7章　RTL级建模
7.1　always语句　85
7.1.1　D触发器RTL级建模　85
7.1.2　锁存器RTL级建模　87
7.1.3　RAM模块RTL级建模　88
7.1.4　ROM模块RTL级建模　90
7.2　数字系统RTL级建模　91
7.2.1　2的整数次幂计数器RTL级建模　91
7.2.2　非2的整数次幂计数器RTL级建模　92
7.2.3　带使能信号的计数器RTL级建模　93
7.2.4　移位寄存器RTL级建模　94
7.3　有限状态机RTL级建模　95
7.3.1　单条件状态转移图的RTL级建模　96
7.3.2　多条件状态转移图的RTL级建模　98
思考题　100
第8章　行为级建模
8.1　结构化过程语句　101
8.1.1　initial语句　101
8.1.2　always语句　102
8.2　过程赋值语句　103
8.2.1　阻塞赋值语句　103
8.2.2　非阻塞赋值语句　104
8.3　时序控制　105
8.4　循环语句　105
8.4.1　while语句　105
8.4.2　for语句　106
8.4.3　forever语句　106
8.4.4　repeat语句　107
8.5　块语句　107
8.5.1　顺序块　107
8.5.2　并行块　108
8.5.3　块语句的特点　109
思考题　110
第9章　仿真验证
9.1　数字波形信号　111
9.2　时钟信号产生　112
9.3　复位信号产生　113
9.4　常用数字波形信号的产生　114
9.5　自动测试平台　115
9.5.1　模16计数器自动测试　115
9.5.2　四位加法器自动测试　117
9.6　基于ROM的信号发生器　118
思考题　119
第10章　任务与函数
10.1　任务　120
10.1.1　任务应用　121
10.1.2　自动（可重入）任务　122
10.2　函数　122
10.2.1　函数应用　123
10.2.2　自动（递归）函数　124
10.2.3　常量函数　124
10.2.4　带符号函数　125
10.3　任务和函数的区别　125
思考题　125
第11章　双向信号
11.1　force和release　126
11.2　双向信号建模　127
11.3　Intel微控制器接口电路　128
思考题　139
第12章　AI辅助设计数字电路
12.1　AI辅助电路设计　140
12.2　AI辅助设计组合逻辑电路　141
12.3　AI辅助设计时序逻辑电路　158
12.4　有限状态机　168
思考题　170
高级篇：时序与设计实践
第13章　延时与时序
13.1　门延时　171
13.1.1　上升、下降和关断延时　171
13.1.2　最小/典型/最大延时　172
13.1.3　延时表达　173
13.1.4　门延时举例　174
13.2　互连线延时　175
13.3　D触发器的延时　176
13.4　延时模型　176
13.4.1　分布延时　176
13.4.2　集总延时　177
13.4.3　路径延时　177
13.5　specify块　177
13.6　时序　181
13.7　举例　183
13.8　自动检查　184
13.8.1　$setup和$hold检查　185
13.8.2　$setuphold检查　186
13.8.3　$period检查　186
13.9　延时反标注　187
思考题　187
第14章　开关级建模
14.1　开关级建模器件　188
14.1.1　MOS开关　188
14.1.2　CMOS开关　189
14.1.3　双向开关　189
14.1.4　阻抗开关　190
14.1.5　电源和地　190
14.1.6　开关延时　190
14.2　CMOS反相器　191
14.3　CMOS二输入或非门　192
思考题　193
第15章　用户自定义原语
15.1　UDP基础　194
15.1.1　UDP定义　194
15.1.2　UDP规则　194
15.2　组合逻辑UDP　195
15.2.1　组合逻辑UDP描述　195
15.2.2　状态表描述　195
15.2.3　组合逻辑UDP的仿真　196
15.3　时序逻辑UDP　197
15.3.1　电平敏感时序UDP　197
15.3.2　边沿敏感时序UDP　198
15.4　UDP表中的缩写符号　198
思考题　198
第16章　工艺库单元
16.1　库单元定义　199
16.2　组合逻辑库单元　199
16.3　时序逻辑库单元描述　201
思考题　204
第17章　设计实践
17.1　普通交通信号灯电路　205
17.2　按键交通信号灯　210
思考题　218
第18章　AI辅助设计复杂数字电路
18.1　AI与已有设计电路结合　219
18.2　建立GitHub仓库　221
18.2.1　GitHub仓库添加设计　222
18.2.2 本地使用Git命令行工具添加Verilog HDL文件　223
18.3　AI优化代码的时序　224
18.4　AI代码分析　226
18.5　AI修改电路　234
思考题　241