SystemVerilog数字集成电路功能验证

深信息名师+微纳集成电路研究院校企合作
分享 推荐 0 收藏 3 阅读 428
王旭 (主编) 陈艳 田晓华 汤顺 (副主编) 978-7-115-61405-6

关于本书的内容有任何问题,请联系 人邮社-赵亮

实例丰富,引导读者掌握SystemVerilog核心内容
快速掌握面向对象编程,为学习UVM打下坚实基础
¥79.80 ¥67.83 (8.5 折)
立即购买 在线试读
教学资源仅供教师教学使用,转载或另作他用版权方有权追究法律责任。

内容摘要

SystemVerilog是当前国内外被广泛使用的数字集成电路验证语言,它可以高效地对被测设计进行受约束的随机测试,从而在尽可能短的时间内达到令人满意的代码覆盖率和功能覆盖率。熟练掌握 SystemVerilog语言是进一步学习UVM 验证方法学的基础。 本书比较全面地讲解了SystemVerilog语言和面向对象编程。全书共分为10章,分别为验证导论、程序块和数据类型、过程语句和例程、接口和断言、面向对象编程、随机化、进程间通信、功能覆盖率、编写层次化测试平台、直接编程接口。为了更好地衔接UVM的学习,本书使用SystemVerilog实现了UVM 中的配置数据库、测试登记表、代理类和工厂机制(包括重写功能)。通过阅读本书中的简化UVM代码,读者可以更快速、清晰地理解UVM常用机制的底层实现原理,为后续系统学习UVM验证方法学打下坚实的基础。 本书适合作为高等院校集成电路、微电子、计算机相关专业的教材,同时适用于具有一定Verilog HDL编程基础的人员参考使用,也可以作为数字集成电路验证工程师的语法参考手册。

目录

目录

读者评论

赶紧抢沙发哦!

我要评论

作者介绍

王旭,深圳信息职业技术学院微电子学院讲师,深圳大学半导体制造学院外聘讲师,兼职某上市公司IC验证经理。目前主讲集成电路设计、形式验证和功能验证方面的课程、同时负责为企业重大项目制定系统级验证解决方案。

相关图书

人邮微信
本地服务
人邮微信
教师服务
微信二维码
读者服务
读者服务
返回顶部
返回顶部