目　录

第 1章　绪论　1
1.1　EDA技术　1
1.1.1　EDA设计的技术优势　2
1.1.2　EDA设计流　6
1.2　可编程逻辑器件及其开发环境　7
1.3　知识产权核及片上系统　9
习题　9

第 2章　可编程逻辑器件　10
2.1　可编程逻辑阵列PLA　10
2.2　可编程阵列逻辑器件PLD　11
2.3　通用逻辑阵列器件GAL　12
2.4　CPLD结构　13
2.4.1　逻辑阵列块　13
2.4.2　逻辑单元　14
2.4.3　用户Flash存储块　15
2.4.4　输入输出口　15
2.5　FPGA结构　16
2.5.1　嵌入式乘法器　16
2.5.2　输入输出口　17
2.5.3　时钟网络和锁相环逻辑块　18
2.5.4　高速差分接口　19
2.5.5　存储器块　19
2.6　配置与编程　21
2.6.1　在系统编程接口　22
2.6.2　设计安全　25
习题　26

第3章　Verilog HDL语言　27
3.1　Verilog HDL的历史及特点　27
3.2　标识符与关键字　28
3.3　注释　29
3.4　格式　30
3.5　数据类型　31
3.5.1　值集合　31
3.5.2　矢量与标量　31
3.5.3　数组　32
3.5.4　参数　32
3.5.5　字符串　33
3.5.6　网络类型　34
3.5.7　变量类型　37
3.6　赋值　38
3.6.1　连续赋值　39
3.6.2　过程赋值　41
3.7　表达式　42
3.7.1　操作数　42
3.7.2　操作符　50
3.8　强度　53
3.8.1　电荷强度　53
3.8.2　驱动强度　54
3.9　编译指令　61
3.9.1　宏定义　62
3.9.2　条件定义　62
3.9.3　默认类型　62
3.9.4　文件包含　62
3.9.5　复位编译器指令　63
3.9.6　时间单位　63
3.10　系统任务和系统函数　63
3.10.1　信息显示　64
3.10.2　跟踪显示与触发显示　65
3.10.3　仿真时间函数　65
3.10.4　停止仿真任务　65
3.10.5　仿真随机函数　66
习题　66

第4章　层次结构　68
4.1　系统及结构要素　68
4.2　设计方法　69
4.3　模块及模块抽象　74
4.3.1　模块　74
4.3.2　模块抽象　75
4.4　例化　75
4.4.1　模块例化　75
4.4.2　原语例化　77
4.4.3　生成例化与等价验证　81
习题　84

第5章　行为建模　86
5.1　过程语句　86
5.1.1　initial语句　86
5.1.2　always语句　87
5.1.3　阻塞式过程赋值　88
5.1.4　非阻塞式过程赋值　90
5.2　延时控制　93
5.3　条件语句　95
5.4　条件运算符　97
5.5　循环语句　98
5.5.1　repeat语句建模　98
5.5.2　for语句建模　99
5.5.3　while语句建模　99
5.5.4　forever语句建模　100
5.5.5　异常情况下退出循环　100
5.6　多路分支语句　101
5.7　任务和函数　104
5.7.1　任务　104
5.7.2　函数　107
5.7.3　函数和任务的比较　108
5.7.4　共享任务和函数　111
5.8　行为建模实例　113
5.8.1　交通灯演示模型　113
5.8.2　伺服电机调速控制器　115
习题　119

第6章　并行建模　121
6.1　事件控制　121
6.1.1　边沿触发事件控制　122
6.1.2　电平敏感事件控制　122
6.2　等待控制　123
6.3　顺序控制　123
6.4　并行控制　125
6.5　并行建模实例　127
习题　131

第7章　逻辑设计　132
7.1　组合逻辑设计　132
7.1.1　多路开关　132
7.1.2　译码器　134
7.1.3　编码器　137
7.1.4　比较器　138
7.1.5　加法器和减法器　139
7.1.6　乘法器　143
7.1.7　初等函数与通用查找表　148
7.2　时序逻辑设计　149
7.2.1　锁存器和触发器　149
7.2.2　有限状态机　154
7.2.3　计数器　157
习题　163

第8章　用户定义原语建模　164
8.1　定义用户定义原语　164
8.1.1　用户定义原语的基本形式　164
8.1.2　用户定义原语的表符号　165
8.1.3　组合逻辑UDP　166
8.1.4　时序逻辑UDP　166
8.1.5　时序UDP的初始化　168
8.2　用户定义原语建模　169
习题　171

第9章　设计校验　172
9.1　设计校验概述　172
9.1.1　校验标准　172
9.1.2　等价验证　173
9.1.3　模块检查　173
9.1.4　校验重用　174
9.1.5　校验方法　174
9.2　功能校验　174
9.2.1　测试平台　174
9.2.2　代码封装　176
9.2.3　数据抽象　177
9.2.4　竞争　179
9.3　时序校验　182
9.3.1　延时类型　182
9.3.2　路径延时　183
9.3.3　时序检查　187
9.3.4　标准延时格式文件与反向标注　195
习题　200

第 10章　Quartus Ⅱ开发环境　204
10.1　工程设计流程　204
10.1.1　Quartus Ⅱ设计流程　204
10.1.2　Quartus Ⅱ及EDA工具设计流程　208
10.2　设计输入　209
10.2.1　创建工程　210
10.2.2　块编辑器　210
10.2.3　文本编辑器　212
10.2.4　状态机编辑器　216
10.2.5　参数化模块库　217
10.2.6　约束输入　220
10.3　综合　222
10.4　布局与布线　226
10.4.1　分析适配结果　227
10.4.2　优化适配　229
10.5　时序分析　231
10.5.1　TimeQuest时序分析器　232
10.5.2　标准时序分析器　233
10.5.3　时序分析流程　237
10.6　时序逼近　238
10.6.1　平面布局图或器件布局图　239
10.6.2　时序优化向导　240
10.6.3　使用网表优化实现时序逼近　241
10.6.4　时序逼近设计方法　242
10.7　功耗分析　243
10.7.1　功耗分析器工具　243
10.7.2　早期功耗估算　244
10.8　编程与配置　244
10.8.1　编程文件与编程设置　244
10.8.2　编程模式与编程电缆联机　246
10.8.3　编程操作　249
10.9　形式验证　251
10.9.1　形式验证工具　252
10.9.2　形式验证工具设置　252
10.10　系统集成工具　252
10.11　系统调试工具　257
习题　258

第 11章　ModelSim仿真工具　260
11.1　ModelSim SE简介　260
11.1.1　ModelSim SE的主窗口及仿真流程　260
11.1.2　创建工程和工作库　262
11.1.3　编译仿真文件　264
11.1.4　加载顶层设计模块　265
11.1.5　执行仿真　266
11.1.6　调试　267
11.2　库的创建和运用　271
11.3　波形分析　272
11.3.1　仿真波形窗口介绍　272
11.3.2　缩放波形　273
11.3.3　时标　273
11.3.4　输出波形文件　274
11.4　时序仿真　275
11.5　例化存储器　280
11.6　用Profiler进行性能分析　288
11.7　代码覆盖率　293
11.8　值变转储文件　299
11.8.1　转储系统任务　299
11.8.2　四态转储文件　300
11.8.3　扩展转储文件　302
11.8.4　操作VCD文件　303
习题　310

第 12章　基于Nios Ⅱ的嵌入式系统设计　311
12.1　Nios Ⅱ处理器　312
12.1.1　算术逻辑单元　313
12.1.2　寄存器　313
12.1.3　异常处理　318
12.1.4　存储器和输入输出口　319
12.1.5　运行模式及存储器管理　320
12.1.6　地址空间和存储器分区　321
12.1.7　调试和复位信号　322
12.1.8　JTAG调试模块　322
12.1.9　指令集　322
12.1.10　处理器的内核类型选择　332
12.1.11　例化Nios Ⅱ处理器　333
12.2　Avalon接口　334
12.3　嵌入式系统设计流　335
12.4　软件设计　336
12.4.1　配置BSP工程和应用工程　339
12.4.2　硬件抽象层API设计　341
12.4.3　优化设计　352
12.4.4　系统启动配置　354
习题　355

参考文献　357
索引　359